DDR2比DDR3性能差多少（转帖）

锋回血舞

最近看了几篇测评文章,从测评结果看,DDR3内存比DDR2性能要好一些,但优势很微弱,在我们使用时可能感觉不到DDR3究竟快多少.当然,DDR3还有其它先进性能,摘些资料让大家先睹为快.
=     =    =    =    =    =    =    =    =    =    =    =    =    =    =    =    =    =    =    =    =
     为了保证计算机内存的兼容性与扩展性，内存的结构与生产细节均会由行业组织认可的JEDEC控制。或许是为了保证内存模组的稳定性，JEDEC在两代的DDR产品中也并没有拟定出核心频率高于200MHz的规格，即DDR的最高行业规格为DDR 400、DDR2的最高行业规格为DDR2800，即使在后期部分厂商推出了DDR 500、DDR21066的产品，但该规格也并没有通过JEDEC规格认可。而DDR3同样如此，从DDR3 800起步，最高也是止步于DDR31600，最高的核心频率同样为200MHz。
    DDR3与DDR2内存的基本结构原理都是相同的，DDR2内存频率按照Clock Frequency(即I/OBuffer速度)计算的，因此假设内存颗粒的CoreFrequency核心频率为100MHz的话，通过4bit的数据预取Prefetch技术，实现400Mbps的数据总线速度。
　　而DDR3更进一步把数据预取Prefetch技术提升至8bit，内存颗粒内的Memory CellArray每周期会内部传送8bit的数据给I/O Buffer单元，而I/OBuffer进一步以4倍于DRAM核心频率工作，因此在相同的DRAM核心频率下，DDR3相比DDR2数据总线速度因此而增加两倍。假设内存颗粒的Core Frequency核心频率同样为100MHz的话，再DDR3的内存模组上则可实现800Mbps的数据总线速度。
    或许大家都一致认为DDR3的延迟值表现均不如DDR2，但实际上这种理解方法是出现了一点偏差。不少的用户把内存周期参数的CASLantency与内存模组的实际延迟表现划上等号，但这种理解是并不正确的。CASLatency是内存需要经过相应数值的时钟周期，才能开始读写资料，但要计算整个内存模组的延迟值，还需要把内存颗粒的实际运行频率计算在内。
　　事实上，JEDEC定下了DDR2 533的CL为4、DDR2 667的CL为5及DDR2800的为6，其内存延迟值均为15ns。而DDR3 1066、DDR3 1333及DDR31600的CL值分别为7、8及9，把内存颗粒的运行频率计算在内，其内存模组的延迟值分别为13.125、12.ns及11.25ns。
    也就是说，虽然DDR3的CAS Latency周期参数相比起DDR2的会较高，但算上内存的实际执行频率，DDR3总体的延迟值表现是优于DDR2，因此若在相同的频率以及相同的周期参数设置下，DDR3的性能表现也会优于DDR2的内存模组。
    DDR3内存主要技术更新简介 ：
·功耗进一步减少
　　DDR2内存的默认电压为1.8V，而DDR3内存的默认电压只有1.5V，因此内存的功耗更小，发热量也相应地会减少。值得一提的是，DDR3内存还新增了温度监控，采用了ASR(Automaticself-refresh)设计，通过监控内存颗粒的温度，尽量减少刷新新频率降低温度与功耗。DDR3 800、DDR3 1066与DDR31333相比起DDR2 800规格的模组，平均功耗可分别下降25％、29％以及40％左右。
·逻辑Bank数量增加
　　为了进一步加快系统速度，DDR3采用了8个内部Banks，而DDR2采用的为4或8个内部Banks，使得大容量高速度的模组能够得到更快的普及。
·点对点的传输模式
　　在更高的运行频率下，DDR3内存在模组的信号完整性上要求更加严格。在极端频率下，信号的路径不能保证一直平稳，但有不得不调整以配合每一个DRAM。fly-by拓扑结构采用点对点的传输模式，地址线与控制线单一的路径取代DDR2的T型ConventionalT分支拓扑结构，从内存控制器直接连接到每个DRAM上。
·ZQ校准功能
　　此外，在DDR3的内存在还新增一个定义为ZQ的引脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过芯片上的ODCE校准引擎来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
·重置Reset功能
　　重置Reset功能也是DDR3中的一个新增重要元素，在内存中同样具备一个独立的引脚。DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。而在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL延迟锁相环路与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

下载 (66.94 KB)

2008-9-25 19:43

下载 (74.53 KB)

2008-9-25 19:43

下载 (25.46 KB)

2008-9-25 19:43

下载 (63.09 KB)

2008-9-25 19:43

锋回血舞

一直困惑ddr3比ddr2好在那！
总算看到点门道

domingo

这周电脑报上有详细比较.

pcvak

差别不是很大么！

wxlqdd

不用看了！差距不是太大！

sex5678

其实快不了多少，真的

I小B黑M

了解一下～

luckyjun

学习一下！DDR3暂时是用不上了！

mickeylm

学习一下！

bluton

现在人们总是追求高配置呵呵